Cíle

8.4   Vnitřní zapojení vybraných IO řady TTL - 7432 až 7490

Integrovaný obvod 7432     

Tento IO obsahuje 4 nezávislá dvouvstupová hradla OR. Každé z nich realizuje funkci logického součtu dvou proměnných A a B:

Legenda:

•    hradlo 1:   vstupy - 1,2               výstup - 3
•    hradlo 2:   vstupy - 4,5               výstup - 6
•    hradlo 3:   vstupy - 9,10             výstup - 8
•    hradlo 4:   vstupy - 12,13           výstup - 11

Integrovaný obvod 7436     

Tento IO obsahuje 4 nezávislá dvouvstupová hradla NOR. Každé z nich realizuje funkci negovaného logického součtu dvou proměnných A a B:

Legenda:

• hradlo 1:   vstupy - 1,2               výstup - 3
• hradlo 2:   vstupy - 4,5               výstup - 6
• hradlo 3:   vstupy - 9,10             výstup - 8
• hradlo 4:   vstupy - 12,13           výstup - 11

Důležité upozornění: Pozor na zapojení vývodů IO. Vývody tohoto integrovaného obvodu jsou zapojeny v jiném pořadí než vývody integrovaného obvodu 7402.

Integrovaný obvod 7441     

Tento IO 7441 slouží jako dekodér BCD kódu na kód 1 z 10. Na vstupy A_{0 -} A₃ přivedeme BCD signál a v závislosti na jeho velikosti je vybrán jeden z výstupů Y_{0 neg.-} Y_{9 neg.}, na kterém se objeví úroveň L. Ostatní úrovně zůstávají v úrovni H.

Legenda:

•    vstupy A₀ až A₃ - 12,13,14,15
•    výstupy Y₀ až Y₉ - 1,2,3,4,5,6,7,9,10,11

Poznámka: Zde uvedené IO 7413, 7420, 7421, 7430 obsahují tzv. vstupy „NC“ , tzn. vstupy, které v integrovaném obvodu nejsou zapojené. Tyto vstupy je možné nechat při zapojování neošetřené.

Integrovaný obvod 7446     

Tento IO 7446 slouží jako dekodér BCD kódu na kód sedmisegmentové jednotky. Obsahuje dekodér s řídící logikou a výstupní budiče segmentů. Na vstupy A₀ až A₃ přivedeme hodnotu BCD čísla, které se má zobrazit v dekadické podobě. Aktivní segmenty budou mít na vstupu úroveň L. Výstupní budiče mají otevřený kolektor a výstupy se tak připojují přes příslušné segmenty na kladné napětí, které může mít velikost 30V. U integrovaného obvodu 7447, který je totožný s IO 7446, může mít toto napětí velikost pouze 15V. Integrovaný obvod 7446 a 7447 je vhodný pro buzení displeje LED se společnou anodou.

Legenda:

•    vstupy BCD A₀ - A₃ - 7,1,2,6
•    vstup zhasnutí displeje RB₀ - 4
•    kontrolní rozsvícení displeje LT neg. - 3
•    potlačení zobrazení nuly RB_{1 neg}. - 5
•    výstupy segmentů a-g - 13,12,11,10,9,15,14

Způsob zobrazování čísel v dekadické podobě     

Poznámka: Úroveň L na vstupu LT neg. způsobí rozsvícení všech segmentů displeje, pokud je na vstupu RB1 neg. úroveň H. Potlačení zobrazování nuly se provádí přivedením úrovně L na vstup RB1. Tento pokyn obvodu říká, že pokud bude na vstupu BCD indikována „0“, nebude se tato nula zobrazovat a displej zůstane zhasnutý.

Integrovaný obvod 7474     

IO 7474 obsahuje dva nezávislé klopné obvody typu D. Informace ze vstupu D se uloží do klopného obvodu náběžnou hranou hodinového impulzu, přivedeného na vstup CP. Asynchronně je možné výstupy nulovat nebo nastavit úrovní L na vstupu R _neg., nebo S _neg.

Legenda:

•    vstup datový D₁, D₂ - 2,12
•    vstup nulování R_{1 neg.}, R_{2 neg.} - 1,13
•    vstup nastavení S_{1 neg.}, S_{2 neg.}- 4,10
•    vstup hodinových impulzů CP₁, CP₂ - 1,13
•    výstupy klopného obvodu Q₁, Q_{1 neg.}, Q₂, Q_{2 neg}. - 5,6,9,8

Integrovaný obvod 7490     

IO 7490 je čtyřbitový asynchronní dekadický čítač. Je složen ze čtyř klopných obvodů JK rozdělených na čítač modulo dvě a pět. Oba čítače mají vlastní hodinový vstup CP neg. a čítají na sestupnou hranu hodinových impulzů. Propojením obou čítačů Q₀ s CP₂ dostaneme čítač modulo deset. Obvod je vybaven vstupy vnějšího nastavení MS a nulování MR. Protože vstup nastavení a vstup nulování je tvořen dvouvstupovým součinovým hradlem, nastavení a nulování čítače provedeme přivedením úrovně H na oba vstupy příslušného hradla.

Legenda:

•    vstup hodinových impulzů CP_{1 neg.}, CP_{2 neg.} - 14,1
•    vstup nulování MR₁, MR₂ - 2,3
•    vstup nastavení MS₁, MS₂ - 7,6
•    výstupy čítače Q₀ až Q₃ - 12,9,8,11